MLK-18456-7 mx6sx_arm2: Add 19x19 ARM2 support
Porting the 19x19 ARM2 board codes from v2017.03, support DDR3 board and LPDDR2 board. Signed-off-by: Ye Li <ye.li@nxp.com>
This commit is contained in:
Ye Li
parent
acac178930
commit
5ca84daa1d
|
|
@ -369,6 +369,14 @@ config TARGET_MX6SX_17X17_ARM2
|
||||||
select BOARD_EARLY_INIT_F
|
select BOARD_EARLY_INIT_F
|
||||||
select BOARD_LATE_INIT
|
select BOARD_LATE_INIT
|
||||||
|
|
||||||
|
config TARGET_MX6SX_19X19_ARM2
|
||||||
|
bool "mx6sx_19x19_arm2"
|
||||||
|
select MX6SX
|
||||||
|
select DM
|
||||||
|
select DM_THERMAL
|
||||||
|
select BOARD_EARLY_INIT_F
|
||||||
|
select BOARD_LATE_INIT
|
||||||
|
|
||||||
config TARGET_MX6UL_9X9_EVK
|
config TARGET_MX6UL_9X9_EVK
|
||||||
bool "mx6ul_9x9_evk"
|
bool "mx6ul_9x9_evk"
|
||||||
select BOARD_LATE_INIT
|
select BOARD_LATE_INIT
|
||||||
|
|
@ -561,6 +569,7 @@ source "board/freescale/mx6sllevk/Kconfig"
|
||||||
source "board/freescale/mx6sxsabresd/Kconfig"
|
source "board/freescale/mx6sxsabresd/Kconfig"
|
||||||
source "board/freescale/mx6sxsabreauto/Kconfig"
|
source "board/freescale/mx6sxsabreauto/Kconfig"
|
||||||
source "board/freescale/mx6sx_17x17_arm2/Kconfig"
|
source "board/freescale/mx6sx_17x17_arm2/Kconfig"
|
||||||
|
source "board/freescale/mx6sx_19x19_arm2/Kconfig"
|
||||||
source "board/freescale/mx6ul_14x14_evk/Kconfig"
|
source "board/freescale/mx6ul_14x14_evk/Kconfig"
|
||||||
source "board/freescale/mx6ullevk/Kconfig"
|
source "board/freescale/mx6ullevk/Kconfig"
|
||||||
source "board/grinn/liteboard/Kconfig"
|
source "board/grinn/liteboard/Kconfig"
|
||||||
|
|
|
||||||
|
|
@ -0,0 +1,23 @@
|
||||||
|
if TARGET_MX6SX_19X19_ARM2
|
||||||
|
|
||||||
|
config SYS_BOARD
|
||||||
|
default "mx6sx_19x19_arm2"
|
||||||
|
|
||||||
|
config SYS_VENDOR
|
||||||
|
default "freescale"
|
||||||
|
|
||||||
|
config SYS_CONFIG_NAME
|
||||||
|
default "mx6sx_19x19_arm2"
|
||||||
|
|
||||||
|
config SYS_TEXT_BASE
|
||||||
|
default 0x87800000
|
||||||
|
|
||||||
|
config LPDDR2_BOARD
|
||||||
|
bool "Select for the board using LPDDR2 not default DDR3"
|
||||||
|
|
||||||
|
config NOR
|
||||||
|
bool "Support for NOR flash"
|
||||||
|
help
|
||||||
|
The i.MX SoC supports having a NOR flash connected to the WEIM.
|
||||||
|
Need to set this for NOR_BOOT.
|
||||||
|
endif
|
||||||
|
|
@ -0,0 +1,6 @@
|
||||||
|
# (C) Copyright 2014 Freescale Semiconductor, Inc.
|
||||||
|
#
|
||||||
|
# SPDX-License-Identifier: GPL-2.0+
|
||||||
|
#
|
||||||
|
|
||||||
|
obj-y := mx6sx_19x19_arm2.o
|
||||||
|
|
@ -0,0 +1,161 @@
|
||||||
|
/*
|
||||||
|
* Copyright (C) 2014 Freescale Semiconductor, Inc.
|
||||||
|
*
|
||||||
|
* SPDX-License-Identifier: GPL-2.0+
|
||||||
|
*
|
||||||
|
* Refer docs/README.imxmage for more details about how-to configure
|
||||||
|
* and create imximage boot image
|
||||||
|
*
|
||||||
|
* The syntax is taken as close as possible with the kwbimage
|
||||||
|
*/
|
||||||
|
|
||||||
|
#define __ASSEMBLY__
|
||||||
|
#include <config.h>
|
||||||
|
|
||||||
|
/* image version */
|
||||||
|
|
||||||
|
IMAGE_VERSION 2
|
||||||
|
|
||||||
|
/*
|
||||||
|
* Boot Device : one of
|
||||||
|
* spi/sd/nand/onenand, qspi/nor
|
||||||
|
*/
|
||||||
|
|
||||||
|
#ifdef CONFIG_QSPI_BOOT
|
||||||
|
BOOT_FROM qspi
|
||||||
|
#elif defined(CONFIG_NOR_BOOT)
|
||||||
|
BOOT_FROM nor
|
||||||
|
#else
|
||||||
|
BOOT_FROM sd
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_USE_IMXIMG_PLUGIN
|
||||||
|
/*PLUGIN plugin-binary-file IRAM_FREE_START_ADDR*/
|
||||||
|
PLUGIN board/freescale/mx6sx_19x19_arm2/plugin.bin 0x00907000
|
||||||
|
#else
|
||||||
|
|
||||||
|
#ifdef CONFIG_SECURE_BOOT
|
||||||
|
CSF CONFIG_CSF_SIZE
|
||||||
|
#endif
|
||||||
|
|
||||||
|
/*
|
||||||
|
* Device Configuration Data (DCD)
|
||||||
|
*
|
||||||
|
* Each entry must have the format:
|
||||||
|
* Addr-type Address Value
|
||||||
|
*
|
||||||
|
* where:
|
||||||
|
* Addr-type register length (1,2 or 4 bytes)
|
||||||
|
* Address absolute address of the register
|
||||||
|
* value value to be stored in the register
|
||||||
|
*/
|
||||||
|
|
||||||
|
/* Enable all clocks */
|
||||||
|
DATA 4 0x020c4068 0xffffffff
|
||||||
|
DATA 4 0x020c406c 0xffffffff
|
||||||
|
DATA 4 0x020c4070 0xffffffff
|
||||||
|
DATA 4 0x020c4074 0xffffffff
|
||||||
|
DATA 4 0x020c4078 0xffffffff
|
||||||
|
DATA 4 0x020c407c 0xffffffff
|
||||||
|
DATA 4 0x020c4080 0xffffffff
|
||||||
|
DATA 4 0x020c4084 0xffffffff
|
||||||
|
|
||||||
|
/* IOMUX */
|
||||||
|
/* DDR IO TYPE */
|
||||||
|
DATA 4 0x020e0618 0x000c0000
|
||||||
|
DATA 4 0x020e05fc 0x00000000
|
||||||
|
|
||||||
|
/* CLOCK */
|
||||||
|
DATA 4 0x020e032c 0x00000030
|
||||||
|
|
||||||
|
/* ADDRESS */
|
||||||
|
DATA 4 0x020e0300 0x00000030
|
||||||
|
DATA 4 0x020e02fc 0x00000030
|
||||||
|
DATA 4 0x020e05f4 0x00000030
|
||||||
|
|
||||||
|
/* CONTROL */
|
||||||
|
DATA 4 0x020e0340 0x00000030
|
||||||
|
|
||||||
|
DATA 4 0x020e0320 0x00000000
|
||||||
|
DATA 4 0x020e0310 0x00000030
|
||||||
|
DATA 4 0x020e0314 0x00000030
|
||||||
|
DATA 4 0x020e0614 0x00000030
|
||||||
|
|
||||||
|
/* DATA STROBE */
|
||||||
|
DATA 4 0x020e05f8 0x00020000
|
||||||
|
DATA 4 0x020e0330 0x00000030
|
||||||
|
DATA 4 0x020e0334 0x00000030
|
||||||
|
DATA 4 0x020e0338 0x00000030
|
||||||
|
DATA 4 0x020e033c 0x00000030
|
||||||
|
|
||||||
|
/* DATA */
|
||||||
|
DATA 4 0x020e0608 0x00020000
|
||||||
|
DATA 4 0x020e060c 0x00000030
|
||||||
|
DATA 4 0x020e0610 0x00000030
|
||||||
|
DATA 4 0x020e061c 0x00000030
|
||||||
|
DATA 4 0x020e0620 0x00000030
|
||||||
|
DATA 4 0x020e02ec 0x00000030
|
||||||
|
DATA 4 0x020e02f0 0x00000030
|
||||||
|
DATA 4 0x020e02f4 0x00000030
|
||||||
|
DATA 4 0x020e02f8 0x00000030
|
||||||
|
|
||||||
|
/* Calibrations */
|
||||||
|
/* ZQ */
|
||||||
|
DATA 4 0x021b0800 0xa1390003
|
||||||
|
/* write leveling */
|
||||||
|
DATA 4 0x021b080c 0x002C003D
|
||||||
|
DATA 4 0x021b0810 0x00110046
|
||||||
|
|
||||||
|
/* DQS Read Gate */
|
||||||
|
DATA 4 0x021b083c 0x4160016C
|
||||||
|
DATA 4 0x021b0840 0x013C016C
|
||||||
|
|
||||||
|
/* Read/Write Delay */
|
||||||
|
DATA 4 0x021b0848 0x46424446
|
||||||
|
DATA 4 0x021b0850 0x3A3C3C3A
|
||||||
|
|
||||||
|
DATA 4 0x021b08c0 0x2492244A
|
||||||
|
|
||||||
|
/* read data bit delay */
|
||||||
|
DATA 4 0x021b081c 0x33333333
|
||||||
|
DATA 4 0x021b0820 0x33333333
|
||||||
|
DATA 4 0x021b0824 0x33333333
|
||||||
|
DATA 4 0x021b0828 0x33333333
|
||||||
|
|
||||||
|
/* Complete calibration by forced measurment */
|
||||||
|
DATA 4 0x021b08b8 0x00000800
|
||||||
|
|
||||||
|
/* MMDC init */
|
||||||
|
/* in DDR3, 64-bit mode, only MMDC0 is initiated */
|
||||||
|
DATA 4 0x021b0004 0x0002002d
|
||||||
|
DATA 4 0x021b0008 0x00333030
|
||||||
|
DATA 4 0x021b000c 0x676b52f3
|
||||||
|
DATA 4 0x021b0010 0xb66d8b63
|
||||||
|
DATA 4 0x021b0014 0x01ff00db
|
||||||
|
DATA 4 0x021b0018 0x00011740
|
||||||
|
DATA 4 0x021b001c 0x00008000
|
||||||
|
DATA 4 0x021b002c 0x000026d2
|
||||||
|
DATA 4 0x021b0030 0x006b1023
|
||||||
|
DATA 4 0x021b0040 0x0000007f
|
||||||
|
DATA 4 0x021b0000 0x85190000
|
||||||
|
|
||||||
|
/* Initialize CS0: MT41K256M16HA-125 */
|
||||||
|
/* MR2 */
|
||||||
|
DATA 4 0x021b001c 0x04008032
|
||||||
|
/* MR3 */
|
||||||
|
DATA 4 0x021b001c 0x00008033
|
||||||
|
/* MR1 */
|
||||||
|
DATA 4 0x021b001c 0x00068031
|
||||||
|
/* MR0 */
|
||||||
|
DATA 4 0x021b001c 0x05208030
|
||||||
|
/* DDR device ZQ calibration */
|
||||||
|
DATA 4 0x021b001c 0x04008040
|
||||||
|
|
||||||
|
/* final DDR setup, before operation start */
|
||||||
|
DATA 4 0x021b0020 0x00000800
|
||||||
|
DATA 4 0x021b0818 0x00022227
|
||||||
|
DATA 4 0x021b0004 0x0002556d
|
||||||
|
DATA 4 0x021b0404 0x00011006
|
||||||
|
DATA 4 0x021b001c 0x00000000
|
||||||
|
|
||||||
|
#endif
|
||||||
|
|
@ -0,0 +1,143 @@
|
||||||
|
/*
|
||||||
|
* Copyright (C) 2014 Freescale Semiconductor, Inc.
|
||||||
|
*
|
||||||
|
* SPDX-License-Identifier: GPL-2.0+
|
||||||
|
*
|
||||||
|
* Refer docs/README.imxmage for more details about how-to configure
|
||||||
|
* and create imximage boot image
|
||||||
|
*
|
||||||
|
* The syntax is taken as close as possible with the kwbimage
|
||||||
|
*/
|
||||||
|
|
||||||
|
#define __ASSEMBLY__
|
||||||
|
#include <config.h>
|
||||||
|
|
||||||
|
/* image version */
|
||||||
|
|
||||||
|
IMAGE_VERSION 2
|
||||||
|
|
||||||
|
/*
|
||||||
|
* Boot Device : one of
|
||||||
|
* spi/sd/nand/onenand, qspi/nor
|
||||||
|
*/
|
||||||
|
|
||||||
|
#ifdef CONFIG_QSPI_BOOT
|
||||||
|
BOOT_FROM qspi
|
||||||
|
#elif defined(CONFIG_NOR_BOOT)
|
||||||
|
BOOT_FROM nor
|
||||||
|
#else
|
||||||
|
BOOT_FROM sd
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_USE_IMXIMG_PLUGIN
|
||||||
|
/*PLUGIN plugin-binary-file IRAM_FREE_START_ADDR*/
|
||||||
|
PLUGIN board/freescale/mx6sx_19x19_arm2/plugin.bin 0x00907000
|
||||||
|
#else
|
||||||
|
|
||||||
|
#ifdef CONFIG_SECURE_BOOT
|
||||||
|
CSF CONFIG_CSF_SIZE
|
||||||
|
#endif
|
||||||
|
|
||||||
|
/*
|
||||||
|
* Device Configuration Data (DCD)
|
||||||
|
*
|
||||||
|
* Each entry must have the format:
|
||||||
|
* Addr-type Address Value
|
||||||
|
*
|
||||||
|
* where:
|
||||||
|
* Addr-type register length (1,2 or 4 bytes)
|
||||||
|
* Address absolute address of the register
|
||||||
|
* value value to be stored in the register
|
||||||
|
*/
|
||||||
|
|
||||||
|
DATA 4 0x020c4068 0xffffffff
|
||||||
|
DATA 4 0x020c406c 0xffffffff
|
||||||
|
DATA 4 0x020c4070 0xffffffff
|
||||||
|
DATA 4 0x020c4074 0xffffffff
|
||||||
|
DATA 4 0x020c4078 0xffffffff
|
||||||
|
DATA 4 0x020c407c 0xffffffff
|
||||||
|
DATA 4 0x020c4080 0xffffffff
|
||||||
|
DATA 4 0x020c4084 0xffffffff
|
||||||
|
|
||||||
|
DATA 4 0x020e0618 0x00080000
|
||||||
|
DATA 4 0x020e05fc 0x00000000
|
||||||
|
DATA 4 0x020e032c 0x00000030
|
||||||
|
|
||||||
|
DATA 4 0x020e0300 0x00000028
|
||||||
|
DATA 4 0x020e02fc 0x00000028
|
||||||
|
DATA 4 0x020e05f4 0x00000028
|
||||||
|
DATA 4 0x020e0340 0x00000028
|
||||||
|
DATA 4 0x020e0320 0x00000000
|
||||||
|
DATA 4 0x020e0310 0x00000000
|
||||||
|
DATA 4 0x020e0314 0x00000000
|
||||||
|
DATA 4 0x020e0614 0x00000028
|
||||||
|
|
||||||
|
DATA 4 0x020e05f8 0x00020000
|
||||||
|
DATA 4 0x020e0330 0x00003028
|
||||||
|
DATA 4 0x020e0334 0x00003028
|
||||||
|
DATA 4 0x020e0338 0x00003028
|
||||||
|
DATA 4 0x020e033c 0x00003028
|
||||||
|
DATA 4 0x020e0608 0x00020000
|
||||||
|
DATA 4 0x020e060c 0x00000028
|
||||||
|
DATA 4 0x020e0610 0x00000028
|
||||||
|
DATA 4 0x020e061c 0x00000028
|
||||||
|
DATA 4 0x020e0620 0x00000028
|
||||||
|
DATA 4 0x020e02ec 0x00000028
|
||||||
|
DATA 4 0x020e02f0 0x00000028
|
||||||
|
DATA 4 0x020e02f4 0x00000028
|
||||||
|
DATA 4 0x020e02f8 0x00000028
|
||||||
|
|
||||||
|
DATA 4 0x021b001c 0x00008000
|
||||||
|
DATA 4 0x021b085c 0x1b4700c7
|
||||||
|
DATA 4 0x021b0800 0xa1390003
|
||||||
|
DATA 4 0x021b0890 0x00380000
|
||||||
|
DATA 4 0x021b08b8 0x00000800
|
||||||
|
DATA 4 0x021b081c 0x33333333
|
||||||
|
DATA 4 0x021b0820 0x33333333
|
||||||
|
DATA 4 0x021b0824 0x33333333
|
||||||
|
DATA 4 0x021b0828 0x33333333
|
||||||
|
DATA 4 0x021b082c 0x51111111
|
||||||
|
DATA 4 0x021b0830 0x51111111
|
||||||
|
DATA 4 0x021b0834 0x51111111
|
||||||
|
DATA 4 0x021b0838 0x51111111
|
||||||
|
DATA 4 0x021b0848 0x42424244
|
||||||
|
DATA 4 0x021b0850 0x2E30322E
|
||||||
|
DATA 4 0x021b08c0 0x2492244A
|
||||||
|
DATA 4 0x021b083c 0x20000000
|
||||||
|
DATA 4 0x021b0840 0x00000000
|
||||||
|
DATA 4 0x021b08b8 0x00000800
|
||||||
|
|
||||||
|
DATA 4 0x021b000c 0x33374133
|
||||||
|
DATA 4 0x021b0004 0x00020024
|
||||||
|
DATA 4 0x021b0010 0x00100A42
|
||||||
|
DATA 4 0x021b0014 0x00000093
|
||||||
|
DATA 4 0x021b0018 0x00001748
|
||||||
|
DATA 4 0x021b002c 0x0f9f26d2
|
||||||
|
DATA 4 0x021b0030 0x0000020e
|
||||||
|
DATA 4 0x021b0038 0x00190778
|
||||||
|
DATA 4 0x021b0008 0x00000000
|
||||||
|
DATA 4 0x021b0040 0x0000004f
|
||||||
|
DATA 4 0x021b0000 0xc3110000
|
||||||
|
|
||||||
|
DATA 4 0x021b001c 0x00008010
|
||||||
|
DATA 4 0x021b001c 0x003f8030
|
||||||
|
DATA 4 0x021b001c 0xff0a8030
|
||||||
|
DATA 4 0x021b001c 0x82018030
|
||||||
|
DATA 4 0x021b001c 0x04028030
|
||||||
|
DATA 4 0x021b001c 0x01038030
|
||||||
|
|
||||||
|
DATA 4 0x021b001c 0x00008018
|
||||||
|
DATA 4 0x021b001c 0x003f8038
|
||||||
|
DATA 4 0x021b001c 0xff0a8038
|
||||||
|
DATA 4 0x021b001c 0x82018038
|
||||||
|
DATA 4 0x021b001c 0x04028038
|
||||||
|
DATA 4 0x021b001c 0x01038038
|
||||||
|
|
||||||
|
DATA 4 0x021b0020 0x00001800
|
||||||
|
DATA 4 0x021b0818 0x00000000
|
||||||
|
DATA 4 0x021b0800 0xa1310003
|
||||||
|
DATA 4 0x021b0004 0x00025576
|
||||||
|
DATA 4 0x021b0404 0x00011006
|
||||||
|
DATA 4 0x021b001c 0x00000000
|
||||||
|
|
||||||
|
#endif
|
||||||
|
|
@ -0,0 +1,854 @@
|
||||||
|
/*
|
||||||
|
* Copyright (C) 2014-2016 Freescale Semiconductor, Inc.
|
||||||
|
*
|
||||||
|
* SPDX-License-Identifier: GPL-2.0+
|
||||||
|
*/
|
||||||
|
|
||||||
|
#include <asm/arch/clock.h>
|
||||||
|
#include <asm/arch/iomux.h>
|
||||||
|
#include <asm/arch/imx-regs.h>
|
||||||
|
#include <asm/arch/mx6-pins.h>
|
||||||
|
#include <asm/arch/sys_proto.h>
|
||||||
|
#include <asm/gpio.h>
|
||||||
|
#include <asm/mach-imx/iomux-v3.h>
|
||||||
|
#include <asm/mach-imx/boot_mode.h>
|
||||||
|
#include <asm/io.h>
|
||||||
|
#include <linux/sizes.h>
|
||||||
|
#include <common.h>
|
||||||
|
#include <fsl_esdhc.h>
|
||||||
|
#include <mmc.h>
|
||||||
|
#include <miiphy.h>
|
||||||
|
#include <netdev.h>
|
||||||
|
#ifdef CONFIG_SYS_I2C_MXC
|
||||||
|
#include <i2c.h>
|
||||||
|
#include <asm/mach-imx/mxc_i2c.h>
|
||||||
|
#endif
|
||||||
|
#include <asm/arch/crm_regs.h>
|
||||||
|
#include <power/pmic.h>
|
||||||
|
#include <power/pfuze100_pmic.h>
|
||||||
|
#include "../common/pfuze.h"
|
||||||
|
#include <usb.h>
|
||||||
|
#include <usb/ehci-ci.h>
|
||||||
|
#include <asm/mach-imx/video.h>
|
||||||
|
#include <dm.h>
|
||||||
|
|
||||||
|
DECLARE_GLOBAL_DATA_PTR;
|
||||||
|
|
||||||
|
#define UART_PAD_CTRL (PAD_CTL_PKE | PAD_CTL_PUE | \
|
||||||
|
PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED | \
|
||||||
|
PAD_CTL_DSE_40ohm | PAD_CTL_SRE_FAST | PAD_CTL_HYS)
|
||||||
|
|
||||||
|
#define USDHC_PAD_CTRL (PAD_CTL_PKE | PAD_CTL_PUE | \
|
||||||
|
PAD_CTL_PUS_22K_UP | PAD_CTL_SPEED_LOW | \
|
||||||
|
PAD_CTL_DSE_80ohm | PAD_CTL_SRE_FAST | PAD_CTL_HYS)
|
||||||
|
|
||||||
|
#define ENET_PAD_CTRL (PAD_CTL_PUS_100K_UP | PAD_CTL_PUE | \
|
||||||
|
PAD_CTL_SPEED_MED | \
|
||||||
|
PAD_CTL_DSE_40ohm | PAD_CTL_SRE_FAST)
|
||||||
|
|
||||||
|
#define ENET_RX_PAD_CTRL (PAD_CTL_PKE | PAD_CTL_PUE | \
|
||||||
|
PAD_CTL_SPEED_MED | PAD_CTL_SRE_FAST)
|
||||||
|
|
||||||
|
#define I2C_PAD_CTRL (PAD_CTL_PKE | PAD_CTL_PUE | \
|
||||||
|
PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED | \
|
||||||
|
PAD_CTL_DSE_40ohm | PAD_CTL_HYS | \
|
||||||
|
PAD_CTL_ODE)
|
||||||
|
|
||||||
|
#define LCD_PAD_CTRL (PAD_CTL_HYS | PAD_CTL_PUS_100K_UP | PAD_CTL_PUE | \
|
||||||
|
PAD_CTL_PKE | PAD_CTL_SPEED_MED | PAD_CTL_DSE_40ohm)
|
||||||
|
|
||||||
|
#define GPMI_PAD_CTRL0 (PAD_CTL_PKE | PAD_CTL_PUE | PAD_CTL_PUS_100K_UP)
|
||||||
|
#define GPMI_PAD_CTRL1 (PAD_CTL_DSE_40ohm | PAD_CTL_SPEED_MED | \
|
||||||
|
PAD_CTL_SRE_FAST)
|
||||||
|
#define GPMI_PAD_CTRL2 (GPMI_PAD_CTRL0 | GPMI_PAD_CTRL1)
|
||||||
|
|
||||||
|
#define SPI_PAD_CTRL (PAD_CTL_HYS | \
|
||||||
|
PAD_CTL_SPEED_MED | \
|
||||||
|
PAD_CTL_DSE_40ohm | PAD_CTL_SRE_FAST)
|
||||||
|
|
||||||
|
#define WEIM_NOR_PAD_CTRL (PAD_CTL_PKE | PAD_CTL_PUE | \
|
||||||
|
PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED | \
|
||||||
|
PAD_CTL_DSE_40ohm | PAD_CTL_SRE_FAST)
|
||||||
|
|
||||||
|
#define WEIM_NOR_PAD_CTRL2 (PAD_CTL_HYS | PAD_CTL_PKE | PAD_CTL_PUE | \
|
||||||
|
PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED | \
|
||||||
|
PAD_CTL_DSE_40ohm)
|
||||||
|
|
||||||
|
#define OTG_ID_PAD_CTRL (PAD_CTL_PKE | PAD_CTL_PUE | \
|
||||||
|
PAD_CTL_PUS_47K_UP | PAD_CTL_SPEED_LOW | \
|
||||||
|
PAD_CTL_DSE_80ohm | PAD_CTL_SRE_FAST | PAD_CTL_HYS)
|
||||||
|
|
||||||
|
#ifdef CONFIG_SYS_I2C
|
||||||
|
#define PC MUX_PAD_CTRL(I2C_PAD_CTRL)
|
||||||
|
/* I2C1 for PMIC */
|
||||||
|
struct i2c_pads_info i2c_pad_info1 = {
|
||||||
|
.scl = {
|
||||||
|
.i2c_mode = MX6_PAD_GPIO1_IO00__I2C1_SCL | PC,
|
||||||
|
.gpio_mode = MX6_PAD_GPIO1_IO00__GPIO1_IO_0 | PC,
|
||||||
|
.gp = IMX_GPIO_NR(1, 0),
|
||||||
|
},
|
||||||
|
.sda = {
|
||||||
|
.i2c_mode = MX6_PAD_GPIO1_IO01__I2C1_SDA | PC,
|
||||||
|
.gpio_mode = MX6_PAD_GPIO1_IO01__GPIO1_IO_1 | PC,
|
||||||
|
.gp = IMX_GPIO_NR(1, 1),
|
||||||
|
},
|
||||||
|
};
|
||||||
|
|
||||||
|
/* I2C2 */
|
||||||
|
struct i2c_pads_info i2c_pad_info2 = {
|
||||||
|
.scl = {
|
||||||
|
.i2c_mode = MX6_PAD_GPIO1_IO02__I2C2_SCL | PC,
|
||||||
|
.gpio_mode = MX6_PAD_GPIO1_IO02__GPIO1_IO_2 | PC,
|
||||||
|
.gp = IMX_GPIO_NR(1, 2),
|
||||||
|
},
|
||||||
|
.sda = {
|
||||||
|
.i2c_mode = MX6_PAD_GPIO1_IO03__I2C2_SDA | PC,
|
||||||
|
.gpio_mode = MX6_PAD_GPIO1_IO03__GPIO1_IO_3 | PC,
|
||||||
|
.gp = IMX_GPIO_NR(1, 3),
|
||||||
|
},
|
||||||
|
};
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_POWER
|
||||||
|
#define I2C_PMIC 0
|
||||||
|
int power_init_board(void)
|
||||||
|
{
|
||||||
|
struct pmic *pfuze;
|
||||||
|
unsigned int reg;
|
||||||
|
int ret;
|
||||||
|
|
||||||
|
pfuze = pfuze_common_init(I2C_PMIC);
|
||||||
|
if (!pfuze)
|
||||||
|
return -ENODEV;
|
||||||
|
|
||||||
|
ret = pfuze_mode_init(pfuze, APS_PFM);
|
||||||
|
if (ret < 0)
|
||||||
|
return ret;
|
||||||
|
|
||||||
|
/* set SW1AB staby volatage 0.975V */
|
||||||
|
pmic_reg_read(pfuze, PFUZE100_SW1ABSTBY, ®);
|
||||||
|
reg &= ~0x3f;
|
||||||
|
reg |= PFUZE100_SW1ABC_SETP(9750);
|
||||||
|
pmic_reg_write(pfuze, PFUZE100_SW1ABSTBY, reg);
|
||||||
|
|
||||||
|
/* set SW1AB/VDDARM step ramp up time from 16us to 4us/25mV */
|
||||||
|
pmic_reg_read(pfuze, PFUZE100_SW1ABCONF, ®);
|
||||||
|
reg &= ~0xc0;
|
||||||
|
reg |= 0x40;
|
||||||
|
pmic_reg_write(pfuze, PFUZE100_SW1ABCONF, reg);
|
||||||
|
|
||||||
|
/* set SW1C staby volatage 0.975V */
|
||||||
|
pmic_reg_read(pfuze, PFUZE100_SW1CSTBY, ®);
|
||||||
|
reg &= ~0x3f;
|
||||||
|
reg |= PFUZE100_SW1ABC_SETP(9750);
|
||||||
|
pmic_reg_write(pfuze, PFUZE100_SW1CSTBY, reg);
|
||||||
|
|
||||||
|
/* set SW1C/VDDSOC step ramp up time to from 16us to 4us/25mV */
|
||||||
|
pmic_reg_read(pfuze, PFUZE100_SW1CCONF, ®);
|
||||||
|
reg &= ~0xc0;
|
||||||
|
reg |= 0x40;
|
||||||
|
pmic_reg_write(pfuze, PFUZE100_SW1CCONF, reg);
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
||||||
|
#ifdef CONFIG_LDO_BYPASS_CHECK
|
||||||
|
void ldo_mode_set(int ldo_bypass)
|
||||||
|
{
|
||||||
|
unsigned int value;
|
||||||
|
int is_400M;
|
||||||
|
u32 vddarm;
|
||||||
|
struct pmic *p = pmic_get("PFUZE100");
|
||||||
|
|
||||||
|
if (!p) {
|
||||||
|
printf("No PMIC found!\n");
|
||||||
|
return;
|
||||||
|
}
|
||||||
|
|
||||||
|
/* switch to ldo_bypass mode */
|
||||||
|
if (ldo_bypass) {
|
||||||
|
prep_anatop_bypass();
|
||||||
|
/* decrease VDDARM to 1.275V */
|
||||||
|
pmic_reg_read(p, PFUZE100_SW1ABVOL, &value);
|
||||||
|
value &= ~0x3f;
|
||||||
|
value |= PFUZE100_SW1ABC_SETP(12750);
|
||||||
|
pmic_reg_write(p, PFUZE100_SW1ABVOL, value);
|
||||||
|
|
||||||
|
/* decrease VDDSOC to 1.3V */
|
||||||
|
pmic_reg_read(p, PFUZE100_SW1CVOL, &value);
|
||||||
|
value &= ~0x3f;
|
||||||
|
value |= PFUZE100_SW1ABC_SETP(13000);
|
||||||
|
pmic_reg_write(p, PFUZE100_SW1CVOL, value);
|
||||||
|
|
||||||
|
is_400M = set_anatop_bypass(1);
|
||||||
|
if (is_400M)
|
||||||
|
vddarm = PFUZE100_SW1ABC_SETP(10750);
|
||||||
|
else
|
||||||
|
vddarm = PFUZE100_SW1ABC_SETP(11750);
|
||||||
|
|
||||||
|
pmic_reg_read(p, PFUZE100_SW1ABVOL, &value);
|
||||||
|
value &= ~0x3f;
|
||||||
|
value |= vddarm;
|
||||||
|
pmic_reg_write(p, PFUZE100_SW1ABVOL, value);
|
||||||
|
|
||||||
|
pmic_reg_read(p, PFUZE100_SW1CVOL, &value);
|
||||||
|
value &= ~0x3f;
|
||||||
|
value |= PFUZE100_SW1ABC_SETP(11750);
|
||||||
|
pmic_reg_write(p, PFUZE100_SW1CVOL, value);
|
||||||
|
|
||||||
|
finish_anatop_bypass();
|
||||||
|
printf("switch to ldo_bypass mode!\n");
|
||||||
|
}
|
||||||
|
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#elif defined(CONFIG_DM_PMIC_PFUZE100)
|
||||||
|
int power_init_board(void)
|
||||||
|
{
|
||||||
|
struct udevice *dev;
|
||||||
|
int ret;
|
||||||
|
|
||||||
|
dev = pfuze_common_init();
|
||||||
|
if (!dev)
|
||||||
|
return -ENODEV;
|
||||||
|
|
||||||
|
ret = pfuze_mode_init(dev, APS_PFM);
|
||||||
|
if (ret < 0)
|
||||||
|
return ret;
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
||||||
|
#ifdef CONFIG_LDO_BYPASS_CHECK
|
||||||
|
void ldo_mode_set(int ldo_bypass)
|
||||||
|
{
|
||||||
|
struct udevice *dev;
|
||||||
|
int ret;
|
||||||
|
int is_400M;
|
||||||
|
u32 vddarm;
|
||||||
|
|
||||||
|
ret = pmic_get("pfuze100", &dev);
|
||||||
|
if (ret == -ENODEV) {
|
||||||
|
printf("No PMIC found!\n");
|
||||||
|
return;
|
||||||
|
}
|
||||||
|
|
||||||
|
/* switch to ldo_bypass mode , boot on 800Mhz */
|
||||||
|
if (ldo_bypass) {
|
||||||
|
prep_anatop_bypass();
|
||||||
|
|
||||||
|
/* decrease VDDARM for 400Mhz DQ:1.1V, DL:1.275V */
|
||||||
|
pmic_clrsetbits(dev, PFUZE100_SW1ABVOL, 0x3f, PFUZE100_SW1ABC_SETP(12750));
|
||||||
|
|
||||||
|
/* increase VDDSOC to 1.3V */
|
||||||
|
pmic_clrsetbits(dev, PFUZE100_SW1CVOL, 0x3f, PFUZE100_SW1ABC_SETP(13000));
|
||||||
|
|
||||||
|
is_400M = set_anatop_bypass(1);
|
||||||
|
if (is_400M)
|
||||||
|
vddarm = PFUZE100_SW1ABC_SETP(10750);
|
||||||
|
else
|
||||||
|
vddarm = PFUZE100_SW1ABC_SETP(11750);
|
||||||
|
|
||||||
|
pmic_clrsetbits(dev, PFUZE100_SW1ABVOL, 0x3f, vddarm);
|
||||||
|
|
||||||
|
/* decrease VDDSOC to 1.175V */
|
||||||
|
pmic_clrsetbits(dev, PFUZE100_SW1CVOL, 0x3f, PFUZE100_SW1ABC_SETP(11750));
|
||||||
|
|
||||||
|
finish_anatop_bypass();
|
||||||
|
printf("switch to ldo_bypass mode!\n");
|
||||||
|
}
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
#endif
|
||||||
|
|
||||||
|
int dram_init(void)
|
||||||
|
{
|
||||||
|
gd->ram_size = PHYS_SDRAM_SIZE;
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
||||||
|
static iomux_v3_cfg_t const uart1_pads[] = {
|
||||||
|
MX6_PAD_GPIO1_IO04__UART1_TX | MUX_PAD_CTRL(UART_PAD_CTRL),
|
||||||
|
MX6_PAD_GPIO1_IO05__UART1_RX | MUX_PAD_CTRL(UART_PAD_CTRL),
|
||||||
|
};
|
||||||
|
|
||||||
|
static iomux_v3_cfg_t const usdhc1_pads[] = {
|
||||||
|
MX6_PAD_SD1_CLK__USDHC1_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL),
|
||||||
|
MX6_PAD_SD1_CMD__USDHC1_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL),
|
||||||
|
MX6_PAD_SD1_DATA0__USDHC1_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
|
||||||
|
MX6_PAD_SD1_DATA1__USDHC1_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
|
||||||
|
MX6_PAD_SD1_DATA2__USDHC1_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
|
||||||
|
MX6_PAD_SD1_DATA3__USDHC1_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
|
||||||
|
};
|
||||||
|
|
||||||
|
#ifdef CONFIG_VIDEO_MXS
|
||||||
|
static iomux_v3_cfg_t const lvds_ctrl_pads[] = {
|
||||||
|
/* CABC enable */
|
||||||
|
MX6_PAD_KEY_ROW1__GPIO2_IO_16 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
||||||
|
|
||||||
|
/* Use GPIO for Brightness adjustment, duty cycle = period */
|
||||||
|
MX6_PAD_GPIO1_IO12__GPIO1_IO_12 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
||||||
|
};
|
||||||
|
|
||||||
|
static iomux_v3_cfg_t const lcd_pads[] = {
|
||||||
|
MX6_PAD_LCD1_CLK__LCDIF1_CLK | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_ENABLE__LCDIF1_ENABLE | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_HSYNC__LCDIF1_HSYNC | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_VSYNC__LCDIF1_VSYNC | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA00__LCDIF1_DATA_0 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA01__LCDIF1_DATA_1 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA02__LCDIF1_DATA_2 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA03__LCDIF1_DATA_3 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA04__LCDIF1_DATA_4 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA05__LCDIF1_DATA_5 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA06__LCDIF1_DATA_6 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA07__LCDIF1_DATA_7 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA08__LCDIF1_DATA_8 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA09__LCDIF1_DATA_9 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA10__LCDIF1_DATA_10 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA11__LCDIF1_DATA_11 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA12__LCDIF1_DATA_12 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA13__LCDIF1_DATA_13 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA14__LCDIF1_DATA_14 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA15__LCDIF1_DATA_15 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA16__LCDIF1_DATA_16 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA17__LCDIF1_DATA_17 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA18__LCDIF1_DATA_18 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA19__LCDIF1_DATA_19 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA20__LCDIF1_DATA_20 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA21__LCDIF1_DATA_21 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA22__LCDIF1_DATA_22 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA23__LCDIF1_DATA_23 | MUX_PAD_CTRL(LCD_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_RESET__GPIO3_IO_27 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
||||||
|
|
||||||
|
/* Use GPIO for Brightness adjustment, duty cycle = period */
|
||||||
|
MX6_PAD_GPIO1_IO12__GPIO1_IO_12 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
||||||
|
};
|
||||||
|
|
||||||
|
|
||||||
|
struct lcd_panel_info_t {
|
||||||
|
unsigned int lcdif_base_addr;
|
||||||
|
int depth;
|
||||||
|
void (*enable)(struct lcd_panel_info_t const *dev);
|
||||||
|
struct fb_videomode mode;
|
||||||
|
};
|
||||||
|
|
||||||
|
void do_enable_lvds(struct display_info_t const *dev)
|
||||||
|
{
|
||||||
|
enable_lcdif_clock(dev->bus, 1);
|
||||||
|
enable_lvds_bridge(dev->bus);
|
||||||
|
|
||||||
|
SETUP_IOMUX_PADS(lvds_ctrl_pads);
|
||||||
|
|
||||||
|
/* Enable CABC */
|
||||||
|
gpio_request(IMX_GPIO_NR(2, 16), "cabc enable");
|
||||||
|
gpio_direction_output(IMX_GPIO_NR(2, 16) , 1);
|
||||||
|
|
||||||
|
/* Set Brightness to high */
|
||||||
|
gpio_request(IMX_GPIO_NR(1, 12), "backlight");
|
||||||
|
gpio_direction_output(IMX_GPIO_NR(1, 12) , 1);
|
||||||
|
}
|
||||||
|
|
||||||
|
void do_enable_parallel_lcd(struct display_info_t const *dev)
|
||||||
|
{
|
||||||
|
enable_lcdif_clock(dev->bus, 1);
|
||||||
|
|
||||||
|
SETUP_IOMUX_PADS(lcd_pads);
|
||||||
|
|
||||||
|
/* Power up the LCD */
|
||||||
|
gpio_request(IMX_GPIO_NR(3, 27), "lcd pwr");
|
||||||
|
gpio_direction_output(IMX_GPIO_NR(3, 27) , 1);
|
||||||
|
|
||||||
|
/* Set Brightness to high */
|
||||||
|
gpio_request(IMX_GPIO_NR(1, 12), "backlight");
|
||||||
|
gpio_direction_output(IMX_GPIO_NR(1, 12) , 1);
|
||||||
|
}
|
||||||
|
|
||||||
|
struct display_info_t const displays[] = {{
|
||||||
|
.bus = LCDIF2_BASE_ADDR,
|
||||||
|
.addr = 0,
|
||||||
|
.pixfmt = 18,
|
||||||
|
.enable = do_enable_lvds,
|
||||||
|
.detect = NULL,
|
||||||
|
.mode = {
|
||||||
|
.name = "Hannstar-XGA",
|
||||||
|
.xres = 1024,
|
||||||
|
.yres = 768,
|
||||||
|
.pixclock = 15385,
|
||||||
|
.left_margin = 220,
|
||||||
|
.right_margin = 40,
|
||||||
|
.upper_margin = 21,
|
||||||
|
.lower_margin = 7,
|
||||||
|
.hsync_len = 60,
|
||||||
|
.vsync_len = 10,
|
||||||
|
.sync = 0,
|
||||||
|
.vmode = FB_VMODE_NONINTERLACED
|
||||||
|
} }, {
|
||||||
|
.bus = MX6SX_LCDIF1_BASE_ADDR,
|
||||||
|
.pixfmt = 24,
|
||||||
|
.addr = 0,
|
||||||
|
.detect = NULL,
|
||||||
|
.enable = do_enable_parallel_lcd,
|
||||||
|
.mode = {
|
||||||
|
.name = "MCIMX28LCD",
|
||||||
|
.xres = 800,
|
||||||
|
.yres = 480,
|
||||||
|
.pixclock = 29850,
|
||||||
|
.left_margin = 89,
|
||||||
|
.right_margin = 164,
|
||||||
|
.upper_margin = 23,
|
||||||
|
.lower_margin = 10,
|
||||||
|
.hsync_len = 10,
|
||||||
|
.vsync_len = 10,
|
||||||
|
.sync = 0,
|
||||||
|
.vmode = FB_VMODE_NONINTERLACED
|
||||||
|
} } };
|
||||||
|
size_t display_count = ARRAY_SIZE(displays);
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_FEC_MXC
|
||||||
|
static iomux_v3_cfg_t const fec1_pads[] = {
|
||||||
|
MX6_PAD_ENET1_MDC__ENET1_MDC | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
||||||
|
MX6_PAD_ENET1_MDIO__ENET1_MDIO | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
||||||
|
MX6_PAD_RGMII1_RX_CTL__ENET1_RX_EN | MUX_PAD_CTRL(ENET_RX_PAD_CTRL),
|
||||||
|
MX6_PAD_RGMII1_RD0__ENET1_RX_DATA_0 | MUX_PAD_CTRL(ENET_RX_PAD_CTRL),
|
||||||
|
MX6_PAD_RGMII1_RD1__ENET1_RX_DATA_1 | MUX_PAD_CTRL(ENET_RX_PAD_CTRL),
|
||||||
|
MX6_PAD_RGMII1_RD2__ENET1_RX_DATA_2 | MUX_PAD_CTRL(ENET_RX_PAD_CTRL),
|
||||||
|
MX6_PAD_RGMII1_RD3__ENET1_RX_DATA_3 | MUX_PAD_CTRL(ENET_RX_PAD_CTRL),
|
||||||
|
MX6_PAD_RGMII1_RXC__ENET1_RX_CLK | MUX_PAD_CTRL(ENET_RX_PAD_CTRL),
|
||||||
|
MX6_PAD_RGMII1_TX_CTL__ENET1_TX_EN | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
||||||
|
MX6_PAD_RGMII1_TD0__ENET1_TX_DATA_0 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
||||||
|
MX6_PAD_RGMII1_TD1__ENET1_TX_DATA_1 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
||||||
|
MX6_PAD_RGMII1_TD2__ENET1_TX_DATA_2 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
||||||
|
MX6_PAD_RGMII1_TD3__ENET1_TX_DATA_3 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
||||||
|
MX6_PAD_RGMII1_TXC__ENET1_RGMII_TXC | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
||||||
|
MX6_PAD_ENET1_TX_CLK__ENET1_TX_CLK | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
||||||
|
|
||||||
|
/* AR8031 PHY Reset. For arm2 board, silder the resistance */
|
||||||
|
MX6_PAD_SD4_DATA4__GPIO6_IO_18 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
||||||
|
};
|
||||||
|
|
||||||
|
static void setup_iomux_fec1(void)
|
||||||
|
{
|
||||||
|
SETUP_IOMUX_PADS(fec1_pads);
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
|
||||||
|
static void setup_iomux_uart(void)
|
||||||
|
{
|
||||||
|
SETUP_IOMUX_PADS(uart1_pads);
|
||||||
|
}
|
||||||
|
|
||||||
|
#ifdef CONFIG_FSL_QSPI
|
||||||
|
#ifndef CONFIG_DM_SPI
|
||||||
|
#define QSPI_PAD_CTRL1 \
|
||||||
|
(PAD_CTL_SRE_FAST | PAD_CTL_SPEED_MED | \
|
||||||
|
PAD_CTL_PKE | PAD_CTL_PUE | PAD_CTL_PUS_47K_UP | PAD_CTL_DSE_60ohm)
|
||||||
|
|
||||||
|
#define QSPI_PAD_CTRL2 (QSPI_PAD_CTRL1 | PAD_CTL_DSE_34ohm)
|
||||||
|
|
||||||
|
static iomux_v3_cfg_t const quadspi_pads[] = {
|
||||||
|
MX6_PAD_NAND_WP_B__QSPI2_A_DATA_0 | MUX_PAD_CTRL(QSPI_PAD_CTRL1),
|
||||||
|
MX6_PAD_NAND_READY_B__QSPI2_A_DATA_1 | MUX_PAD_CTRL(QSPI_PAD_CTRL1),
|
||||||
|
MX6_PAD_NAND_CE0_B__QSPI2_A_DATA_2 | MUX_PAD_CTRL(QSPI_PAD_CTRL1),
|
||||||
|
MX6_PAD_NAND_CE1_B__QSPI2_A_DATA_3 | MUX_PAD_CTRL(QSPI_PAD_CTRL1),
|
||||||
|
MX6_PAD_NAND_CLE__QSPI2_A_SCLK | MUX_PAD_CTRL(QSPI_PAD_CTRL1),
|
||||||
|
MX6_PAD_NAND_ALE__QSPI2_A_SS0_B | MUX_PAD_CTRL(QSPI_PAD_CTRL1),
|
||||||
|
MX6_PAD_NAND_DATA01__QSPI2_B_DATA_0 | MUX_PAD_CTRL(QSPI_PAD_CTRL1),
|
||||||
|
MX6_PAD_NAND_DATA00__QSPI2_B_DATA_1 | MUX_PAD_CTRL(QSPI_PAD_CTRL1),
|
||||||
|
MX6_PAD_NAND_WE_B__QSPI2_B_DATA_2 | MUX_PAD_CTRL(QSPI_PAD_CTRL1),
|
||||||
|
MX6_PAD_NAND_RE_B__QSPI2_B_DATA_3 | MUX_PAD_CTRL(QSPI_PAD_CTRL1),
|
||||||
|
MX6_PAD_NAND_DATA03__QSPI2_B_SS0_B | MUX_PAD_CTRL(QSPI_PAD_CTRL1),
|
||||||
|
MX6_PAD_NAND_DATA02__QSPI2_B_SCLK | MUX_PAD_CTRL(QSPI_PAD_CTRL1),
|
||||||
|
|
||||||
|
};
|
||||||
|
#endif
|
||||||
|
|
||||||
|
int board_qspi_init(void)
|
||||||
|
{
|
||||||
|
#ifndef CONFIG_DM_SPI
|
||||||
|
/* Set the iomux */
|
||||||
|
SETUP_IOMUX_PADS(quadspi_pads);
|
||||||
|
#endif
|
||||||
|
|
||||||
|
/* Set the clock */
|
||||||
|
enable_qspi_clk(1);
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_FSL_ESDHC
|
||||||
|
static struct fsl_esdhc_cfg usdhc_cfg[1] = {
|
||||||
|
{USDHC1_BASE_ADDR, 0, 4},
|
||||||
|
};
|
||||||
|
|
||||||
|
int board_mmc_getcd(struct mmc *mmc)
|
||||||
|
{
|
||||||
|
return 1; /* Assume boot SD always present */
|
||||||
|
}
|
||||||
|
int board_mmc_init(bd_t *bis)
|
||||||
|
{
|
||||||
|
/*
|
||||||
|
* According to the board_mmc_init() the following map is done:
|
||||||
|
* (U-boot device node) (Physical Port)
|
||||||
|
* mmc0 USDHC1 (SDA)
|
||||||
|
*/
|
||||||
|
SETUP_IOMUX_PADS(usdhc1_pads);
|
||||||
|
|
||||||
|
usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC_CLK);
|
||||||
|
return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_MXC_SPI
|
||||||
|
iomux_v3_cfg_t const ecspi4_pads[] = {
|
||||||
|
MX6_PAD_SD2_CLK__ECSPI4_SCLK | MUX_PAD_CTRL(SPI_PAD_CTRL),
|
||||||
|
MX6_PAD_SD2_DATA3__ECSPI4_MISO | MUX_PAD_CTRL(SPI_PAD_CTRL),
|
||||||
|
MX6_PAD_SD2_CMD__ECSPI4_MOSI | MUX_PAD_CTRL(SPI_PAD_CTRL),
|
||||||
|
MX6_PAD_SD2_DATA2__GPIO6_IO_10 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
||||||
|
};
|
||||||
|
|
||||||
|
void setup_spinor(void)
|
||||||
|
{
|
||||||
|
SETUP_IOMUX_PADS(ecspi4_pads);
|
||||||
|
gpio_request(IMX_GPIO_NR(6, 10), "ecspi cs");
|
||||||
|
gpio_direction_output(IMX_GPIO_NR(6, 10), 0);
|
||||||
|
}
|
||||||
|
|
||||||
|
int board_spi_cs_gpio(unsigned bus, unsigned cs)
|
||||||
|
{
|
||||||
|
return (bus == 0 && cs == 0) ? (IMX_GPIO_NR(6, 10)) : -1;
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_MTD_NOR_FLASH
|
||||||
|
iomux_v3_cfg_t eimnor_pads[] = {
|
||||||
|
MX6_PAD_QSPI1A_SCLK__WEIM_DATA_0 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1A_SS0_B__WEIM_DATA_1 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1A_SS1_B__WEIM_DATA_2 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1A_DATA3__WEIM_DATA_3 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1A_DATA2__WEIM_DATA_4 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1A_DATA1__WEIM_DATA_5 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1A_DATA0__WEIM_DATA_6 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1A_DQS__WEIM_DATA_7 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1B_SCLK__WEIM_DATA_8 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1B_SS0_B__WEIM_DATA_9 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1B_SS1_B__WEIM_DATA_10 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1B_DATA3__WEIM_DATA_11 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1B_DATA2__WEIM_DATA_12 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1B_DATA1__WEIM_DATA_13 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1B_DATA0__WEIM_DATA_14 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
MX6_PAD_QSPI1B_DQS__WEIM_DATA_15 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL2),
|
||||||
|
|
||||||
|
MX6_PAD_NAND_DATA00__WEIM_AD_0 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_NAND_DATA01__WEIM_AD_1 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_NAND_DATA02__WEIM_AD_2 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_NAND_DATA03__WEIM_AD_3 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_NAND_DATA04__WEIM_AD_4 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_NAND_DATA05__WEIM_AD_5 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_NAND_DATA06__WEIM_AD_6 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_NAND_DATA07__WEIM_AD_7 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA08__WEIM_AD_8 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA09__WEIM_AD_9 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA10__WEIM_AD_10 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA11__WEIM_AD_11 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL) ,
|
||||||
|
MX6_PAD_LCD1_DATA12__WEIM_AD_12 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA13__WEIM_AD_13 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA14__WEIM_AD_14 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA15__WEIM_AD_15 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA16__WEIM_ADDR_16 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA17__WEIM_ADDR_17 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA18__WEIM_ADDR_18 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA19__WEIM_ADDR_19 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA20__WEIM_ADDR_20 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA21__WEIM_ADDR_21 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA22__WEIM_ADDR_22 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA23__WEIM_ADDR_23 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA03__WEIM_ADDR_24 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA04__WEIM_ADDR_25 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_LCD1_DATA05__WEIM_ADDR_26 | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
|
||||||
|
MX6_PAD_NAND_CE1_B__WEIM_OE | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_NAND_RE_B__WEIM_RW | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
MX6_PAD_NAND_WE_B__WEIM_WAIT | MUX_PAD_CTRL(NO_PAD_CTRL),
|
||||||
|
|
||||||
|
MX6_PAD_NAND_ALE__WEIM_CS0_B | MUX_PAD_CTRL(WEIM_NOR_PAD_CTRL),
|
||||||
|
};
|
||||||
|
static void eimnor_cs_setup(void)
|
||||||
|
{
|
||||||
|
writel(0x00000120, WEIM_BASE_ADDR + 0x090);
|
||||||
|
writel(0x00010181, WEIM_BASE_ADDR + 0x000);
|
||||||
|
writel(0x00000001, WEIM_BASE_ADDR + 0x004);
|
||||||
|
writel(0x0a020000, WEIM_BASE_ADDR + 0x008);
|
||||||
|
writel(0x0000c000, WEIM_BASE_ADDR + 0x00c);
|
||||||
|
writel(0x0804a240, WEIM_BASE_ADDR + 0x010);
|
||||||
|
}
|
||||||
|
|
||||||
|
static void setup_eimnor(void)
|
||||||
|
{
|
||||||
|
SETUP_IOMUX_PADS(eimnor_pads);
|
||||||
|
|
||||||
|
eimnor_cs_setup();
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_NAND_MXS
|
||||||
|
iomux_v3_cfg_t gpmi_pads[] = {
|
||||||
|
MX6_PAD_NAND_CLE__RAWNAND_CLE | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_ALE__RAWNAND_ALE | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_WP_B__RAWNAND_WP_B | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_READY_B__RAWNAND_READY_B | MUX_PAD_CTRL(GPMI_PAD_CTRL0),
|
||||||
|
MX6_PAD_NAND_CE0_B__RAWNAND_CE0_B | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_RE_B__RAWNAND_RE_B | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_WE_B__RAWNAND_WE_B | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_DATA00__RAWNAND_DATA00 | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_DATA01__RAWNAND_DATA01 | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_DATA02__RAWNAND_DATA02 | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_DATA03__RAWNAND_DATA03 | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_DATA04__RAWNAND_DATA04 | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_DATA05__RAWNAND_DATA05 | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_DATA06__RAWNAND_DATA06 | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
MX6_PAD_NAND_DATA07__RAWNAND_DATA07 | MUX_PAD_CTRL(GPMI_PAD_CTRL2),
|
||||||
|
};
|
||||||
|
|
||||||
|
static void setup_gpmi_nand(void)
|
||||||
|
{
|
||||||
|
struct mxc_ccm_reg *mxc_ccm = (struct mxc_ccm_reg *)CCM_BASE_ADDR;
|
||||||
|
|
||||||
|
/* config gpmi nand iomux */
|
||||||
|
SETUP_IOMUX_PADS(gpmi_pads);
|
||||||
|
|
||||||
|
setup_gpmi_io_clk((MXC_CCM_CS2CDR_QSPI2_CLK_PODF(0) |
|
||||||
|
MXC_CCM_CS2CDR_QSPI2_CLK_PRED(3) |
|
||||||
|
MXC_CCM_CS2CDR_QSPI2_CLK_SEL(3)));
|
||||||
|
|
||||||
|
/* enable apbh clock gating */
|
||||||
|
setbits_le32(&mxc_ccm->CCGR0, MXC_CCM_CCGR0_APBHDMA_MASK);
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_FEC_MXC
|
||||||
|
|
||||||
|
#define MAX7322_I2C_ADDR 0x68
|
||||||
|
#define MAX7322_I2C_BUS 1
|
||||||
|
|
||||||
|
static int setup_fec(void)
|
||||||
|
{
|
||||||
|
struct iomuxc_gpr_base_regs *const iomuxc_gpr_regs
|
||||||
|
= (struct iomuxc_gpr_base_regs *) IOMUXC_GPR_BASE_ADDR;
|
||||||
|
int ret;
|
||||||
|
unsigned char value = 1;
|
||||||
|
|
||||||
|
/* clear gpr1[13], gpr1[17] to select anatop clock */
|
||||||
|
clrsetbits_le32(&iomuxc_gpr_regs->gpr[1], IOMUX_GPR1_FEC1_MASK, 0);
|
||||||
|
|
||||||
|
ret = enable_fec_anatop_clock(0, ENET_125MHZ);
|
||||||
|
if (ret)
|
||||||
|
return ret;
|
||||||
|
|
||||||
|
/* Reset AR8031 PHY */
|
||||||
|
gpio_request(IMX_GPIO_NR(6, 18), "ar8031 reset");
|
||||||
|
gpio_direction_output(IMX_GPIO_NR(6, 18) , 0);
|
||||||
|
udelay(500);
|
||||||
|
gpio_set_value(IMX_GPIO_NR(6, 18), 1);
|
||||||
|
|
||||||
|
#ifdef CONFIG_DM_I2C
|
||||||
|
struct udevice *bus, *dev;
|
||||||
|
ret = uclass_get_device_by_seq(UCLASS_I2C, MAX7322_I2C_BUS - 1, &bus);
|
||||||
|
if (ret) {
|
||||||
|
printf("Get i2c bus %u failed, ret = %d\n", MAX7322_I2C_BUS - 1, ret);
|
||||||
|
return ret;
|
||||||
|
}
|
||||||
|
|
||||||
|
ret = dm_i2c_probe(bus, MAX7322_I2C_ADDR, 0, &dev);
|
||||||
|
if (ret) {
|
||||||
|
printf("MAX7322 Not found, ret = %d\n", ret);
|
||||||
|
return ret;
|
||||||
|
}
|
||||||
|
|
||||||
|
/* Write 0x1 to enable O0 output, this device has no addr */
|
||||||
|
/* hence addr length is 0 */
|
||||||
|
value = 0x1;
|
||||||
|
ret = dm_i2c_write(dev, 0, &value, 1);
|
||||||
|
if (ret) {
|
||||||
|
printf("MAX7322 write failed, ret = %d\n", ret);
|
||||||
|
return ret;
|
||||||
|
}
|
||||||
|
#else
|
||||||
|
/* This is needed to drive the pads to 1.8V instead of 1.5V */
|
||||||
|
i2c_set_bus_num(MAX7322_I2C_BUS);
|
||||||
|
|
||||||
|
if (!i2c_probe(MAX7322_I2C_ADDR)) {
|
||||||
|
/* Write 0x1 to enable O0 output, this device has no addr */
|
||||||
|
/* hence addr length is 0 */
|
||||||
|
value = 0x1;
|
||||||
|
if (i2c_write(MAX7322_I2C_ADDR, 0, 0, &value, 1))
|
||||||
|
printf("MAX7322 write failed\n");
|
||||||
|
} else {
|
||||||
|
printf("MAX7322 Not found\n");
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
||||||
|
int board_eth_init(bd_t *bis)
|
||||||
|
{
|
||||||
|
int ret;
|
||||||
|
|
||||||
|
setup_iomux_fec1();
|
||||||
|
|
||||||
|
ret = fecmxc_initialize_multi(bis, 0,
|
||||||
|
CONFIG_FEC_MXC_PHYADDR, IMX_FEC_BASE);
|
||||||
|
if (ret)
|
||||||
|
printf("FEC1 MXC: %s:failed\n", __func__);
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
||||||
|
int board_phy_config(struct phy_device *phydev)
|
||||||
|
{
|
||||||
|
#ifdef CONFIG_FEC_ENABLE_MAX7322
|
||||||
|
/* Enable 1.8V(SEL_1P5_1P8_POS_REG) on
|
||||||
|
Phy control debug reg 0 */
|
||||||
|
phy_write(phydev, MDIO_DEVAD_NONE, 0x1d, 0x1f);
|
||||||
|
phy_write(phydev, MDIO_DEVAD_NONE, 0x1e, 0x8);
|
||||||
|
#endif
|
||||||
|
|
||||||
|
/* rgmii tx clock delay enable */
|
||||||
|
phy_write(phydev, MDIO_DEVAD_NONE, 0x1d, 0x05);
|
||||||
|
phy_write(phydev, MDIO_DEVAD_NONE, 0x1e, 0x100);
|
||||||
|
|
||||||
|
if (phydev->drv->config)
|
||||||
|
phydev->drv->config(phydev);
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
|
||||||
|
int board_early_init_f(void)
|
||||||
|
{
|
||||||
|
setup_iomux_uart();
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
||||||
|
#ifdef CONFIG_USB_EHCI_MX6
|
||||||
|
#ifndef CONFIG_DM_USB
|
||||||
|
|
||||||
|
#define USB_OTHERREGS_OFFSET 0x800
|
||||||
|
#define UCTRL_PWR_POL (1 << 9)
|
||||||
|
|
||||||
|
iomux_v3_cfg_t const usb_otg_pads[] = {
|
||||||
|
MX6_PAD_GPIO1_IO09__USB_OTG1_PWR | MUX_PAD_CTRL(NO_PAD_CTRL),
|
||||||
|
MX6_PAD_GPIO1_IO10__ANATOP_OTG1_ID | MUX_PAD_CTRL(OTG_ID_PAD_CTRL),
|
||||||
|
MX6_PAD_GPIO1_IO12__USB_OTG2_PWR | MUX_PAD_CTRL(NO_PAD_CTRL),
|
||||||
|
};
|
||||||
|
|
||||||
|
static void setup_usb(void)
|
||||||
|
{
|
||||||
|
SETUP_IOMUX_PADS(usb_otg_pads);
|
||||||
|
}
|
||||||
|
|
||||||
|
int board_usb_phy_mode(int port)
|
||||||
|
{
|
||||||
|
if (port == 1)
|
||||||
|
return USB_INIT_HOST;
|
||||||
|
else
|
||||||
|
return usb_phy_mode(port);
|
||||||
|
}
|
||||||
|
|
||||||
|
int board_ehci_hcd_init(int port)
|
||||||
|
{
|
||||||
|
u32 *usbnc_usb_ctrl;
|
||||||
|
|
||||||
|
if (port >= 1)
|
||||||
|
return -EINVAL;
|
||||||
|
|
||||||
|
usbnc_usb_ctrl = (u32 *)(USB_BASE_ADDR + USB_OTHERREGS_OFFSET +
|
||||||
|
port * 4);
|
||||||
|
|
||||||
|
/* Set Power polarity */
|
||||||
|
setbits_le32(usbnc_usb_ctrl, UCTRL_PWR_POL);
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
#endif
|
||||||
|
|
||||||
|
int board_init(void)
|
||||||
|
{
|
||||||
|
/* address of boot parameters */
|
||||||
|
gd->bd->bi_boot_params = PHYS_SDRAM + 0x100;
|
||||||
|
|
||||||
|
#ifdef CONFIG_SYS_I2C
|
||||||
|
setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &i2c_pad_info1);
|
||||||
|
setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &i2c_pad_info2);
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_FEC_MXC
|
||||||
|
setup_fec();
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_MXC_SPI
|
||||||
|
setup_spinor();
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_MTD_NOR_FLASH
|
||||||
|
setup_eimnor();
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_NAND_MXS
|
||||||
|
setup_gpmi_nand();
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_USB_EHCI_MX6
|
||||||
|
#ifndef CONFIG_DM_USB
|
||||||
|
setup_usb();
|
||||||
|
#endif
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_FSL_QSPI
|
||||||
|
board_qspi_init();
|
||||||
|
#endif
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
||||||
|
#ifdef CONFIG_CMD_BMODE
|
||||||
|
static const struct boot_mode board_boot_modes[] = {
|
||||||
|
/* 4 bit bus width */
|
||||||
|
{"sd1", MAKE_CFGVAL(0x40, 0x20, 0x00, 0x00)},
|
||||||
|
{"qspi2", MAKE_CFGVAL(0x18, 0x00, 0x00, 0x00)},
|
||||||
|
{"spinor", MAKE_CFGVAL(0x30, 0x00, 0x00, 0x0B)},
|
||||||
|
{"eimnor", MAKE_CFGVAL(0x00, 0x80, 0x00, 0x00)},
|
||||||
|
{NULL, 0},
|
||||||
|
};
|
||||||
|
#endif
|
||||||
|
|
||||||
|
int board_late_init(void)
|
||||||
|
{
|
||||||
|
#ifdef CONFIG_CMD_BMODE
|
||||||
|
add_board_boot_modes(board_boot_modes);
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#ifdef CONFIG_ENV_IS_IN_MMC
|
||||||
|
board_late_mmc_env_init();
|
||||||
|
#endif
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
||||||
|
u32 get_board_rev(void)
|
||||||
|
{
|
||||||
|
return get_cpu_rev();
|
||||||
|
}
|
||||||
|
|
||||||
|
int checkboard(void)
|
||||||
|
{
|
||||||
|
puts("Board: MX6SX 19x19 ARM2\n");
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
@ -0,0 +1,289 @@
|
||||||
|
/*
|
||||||
|
* Copyright (C) 2014 Freescale Semiconductor, Inc.
|
||||||
|
*
|
||||||
|
* SPDX-License-Identifier: GPL-2.0+
|
||||||
|
*/
|
||||||
|
|
||||||
|
#include <config.h>
|
||||||
|
|
||||||
|
/* DDR script */
|
||||||
|
.macro imx6sx_19x19_ddr3_arm2_ddr_setting
|
||||||
|
ldr r0, =IOMUXC_BASE_ADDR
|
||||||
|
ldr r1, =0x000c0000
|
||||||
|
str r1, [r0, #0x618]
|
||||||
|
ldr r1, =0x00000000
|
||||||
|
str r1, [r0, #0x5fc]
|
||||||
|
ldr r1, =0x00000030
|
||||||
|
str r1, [r0, #0x32c]
|
||||||
|
|
||||||
|
ldr r1, =0x00000030
|
||||||
|
str r1, [r0, #0x300]
|
||||||
|
str r1, [r0, #0x2fc]
|
||||||
|
str r1, [r0, #0x5f4]
|
||||||
|
str r1, [r0, #0x340]
|
||||||
|
|
||||||
|
ldr r1, =0x00000000
|
||||||
|
str r1, [r0, #0x320]
|
||||||
|
ldr r1, =0x00000030
|
||||||
|
str r1, [r0, #0x310]
|
||||||
|
str r1, [r0, #0x314]
|
||||||
|
str r1, [r0, #0x614]
|
||||||
|
|
||||||
|
ldr r1, =0x00020000
|
||||||
|
str r1, [r0, #0x5f8]
|
||||||
|
ldr r1, =0x00000030
|
||||||
|
str r1, [r0, #0x330]
|
||||||
|
str r1, [r0, #0x334]
|
||||||
|
str r1, [r0, #0x338]
|
||||||
|
str r1, [r0, #0x33c]
|
||||||
|
ldr r1, =0x00020000
|
||||||
|
str r1, [r0, #0x608]
|
||||||
|
ldr r1, =0x00000030
|
||||||
|
str r1, [r0, #0x60c]
|
||||||
|
str r1, [r0, #0x610]
|
||||||
|
str r1, [r0, #0x61c]
|
||||||
|
str r1, [r0, #0x620]
|
||||||
|
str r1, [r0, #0x2ec]
|
||||||
|
str r1, [r0, #0x2f0]
|
||||||
|
str r1, [r0, #0x2f4]
|
||||||
|
str r1, [r0, #0x2f8]
|
||||||
|
|
||||||
|
ldr r0, =MMDC_P0_BASE_ADDR
|
||||||
|
ldr r2, =0xa1390003
|
||||||
|
str r2, [r0, #0x800]
|
||||||
|
ldr r2, =0x002C003D
|
||||||
|
str r2, [r0, #0x80c]
|
||||||
|
ldr r2, =0x00110046
|
||||||
|
str r2, [r0, #0x810]
|
||||||
|
ldr r2, =0x4160016C
|
||||||
|
str r2, [r0, #0x83c]
|
||||||
|
ldr r2, =0x013C016C
|
||||||
|
str r2, [r0, #0x840]
|
||||||
|
ldr r2, =0x46424446
|
||||||
|
str r2, [r0, #0x848]
|
||||||
|
ldr r2, =0x3A3C3C3A
|
||||||
|
str r2, [r0, #0x850]
|
||||||
|
ldr r2, =0x2492244A
|
||||||
|
str r2, [r0, #0x8c0]
|
||||||
|
|
||||||
|
ldr r2, =0x33333333
|
||||||
|
str r2, [r0, #0x81c]
|
||||||
|
str r2, [r0, #0x820]
|
||||||
|
str r2, [r0, #0x824]
|
||||||
|
str r2, [r0, #0x828]
|
||||||
|
|
||||||
|
ldr r2, =0x00000800
|
||||||
|
str r2, [r0, #0x8b8]
|
||||||
|
ldr r2, =0x0002002d
|
||||||
|
str r2, [r0, #0x004]
|
||||||
|
ldr r2, =0x00333030
|
||||||
|
str r2, [r0, #0x008]
|
||||||
|
ldr r2, =0x676b52f3
|
||||||
|
str r2, [r0, #0x00c]
|
||||||
|
ldr r2, =0xb66d8b63
|
||||||
|
str r2, [r0, #0x010]
|
||||||
|
ldr r2, =0x01ff00db
|
||||||
|
str r2, [r0, #0x014]
|
||||||
|
ldr r2, =0x00011740
|
||||||
|
str r2, [r0, #0x018]
|
||||||
|
ldr r2, =0x00008000
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x000026d2
|
||||||
|
str r2, [r0, #0x02c]
|
||||||
|
ldr r2, =0x006b1023
|
||||||
|
str r2, [r0, #0x030]
|
||||||
|
ldr r2, =0x0000007f
|
||||||
|
str r2, [r0, #0x040]
|
||||||
|
ldr r2, =0x85190000
|
||||||
|
str r2, [r0, #0x000]
|
||||||
|
ldr r2, =0x04008032
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x00008033
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x00068031
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x05208030
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x04008040
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x00000800
|
||||||
|
str r2, [r0, #0x020]
|
||||||
|
ldr r2, =0x00022227
|
||||||
|
str r2, [r0, #0x818]
|
||||||
|
ldr r2, =0x0002556d
|
||||||
|
str r2, [r0, #0x004]
|
||||||
|
ldr r2, =0x00011006
|
||||||
|
str r2, [r0, #0x404]
|
||||||
|
ldr r2, =0x00000000
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
|
||||||
|
.endm
|
||||||
|
|
||||||
|
.macro imx6sx_19x19_lpddr2_arm2_ddr_setting
|
||||||
|
ldr r0, =IOMUXC_BASE_ADDR
|
||||||
|
ldr r1, =0x00080000
|
||||||
|
str r1, [r0, #0x618]
|
||||||
|
ldr r1, =0x00000000
|
||||||
|
str r1, [r0, #0x5fc]
|
||||||
|
ldr r1, =0x00000030
|
||||||
|
str r1, [r0, #0x32c]
|
||||||
|
|
||||||
|
ldr r1, =0x00000028
|
||||||
|
str r1, [r0, #0x300]
|
||||||
|
str r1, [r0, #0x2fc]
|
||||||
|
str r1, [r0, #0x5f4]
|
||||||
|
str r1, [r0, #0x340]
|
||||||
|
|
||||||
|
ldr r1, =0x00000000
|
||||||
|
str r1, [r0, #0x320]
|
||||||
|
str r1, [r0, #0x310]
|
||||||
|
str r1, [r0, #0x314]
|
||||||
|
ldr r1, =0x00000028
|
||||||
|
str r1, [r0, #0x614]
|
||||||
|
|
||||||
|
ldr r1, =0x00020000
|
||||||
|
str r1, [r0, #0x5f8]
|
||||||
|
ldr r1, =0x00003028
|
||||||
|
str r1, [r0, #0x330]
|
||||||
|
str r1, [r0, #0x334]
|
||||||
|
str r1, [r0, #0x338]
|
||||||
|
str r1, [r0, #0x33c]
|
||||||
|
ldr r1, =0x00020000
|
||||||
|
str r1, [r0, #0x608]
|
||||||
|
ldr r1, =0x00000028
|
||||||
|
str r1, [r0, #0x60c]
|
||||||
|
str r1, [r0, #0x610]
|
||||||
|
str r1, [r0, #0x61c]
|
||||||
|
str r1, [r0, #0x620]
|
||||||
|
str r1, [r0, #0x2ec]
|
||||||
|
str r1, [r0, #0x2f0]
|
||||||
|
str r1, [r0, #0x2f4]
|
||||||
|
str r1, [r0, #0x2f8]
|
||||||
|
|
||||||
|
ldr r0, =MMDC_P0_BASE_ADDR
|
||||||
|
ldr r2, =0x00008000
|
||||||
|
str r2, [r0, #0x1c]
|
||||||
|
ldr r2, =0x1b4700c7
|
||||||
|
str r2, [r0, #0x85c]
|
||||||
|
ldr r2, =0xa1390003
|
||||||
|
str r2, [r0, #0x800]
|
||||||
|
ldr r2, =0x00380000
|
||||||
|
str r2, [r0, #0x890]
|
||||||
|
ldr r2, =0x00000800
|
||||||
|
str r2, [r0, #0x8b8]
|
||||||
|
|
||||||
|
ldr r2, =0x33333333
|
||||||
|
str r2, [r0, #0x81c]
|
||||||
|
str r2, [r0, #0x820]
|
||||||
|
str r2, [r0, #0x824]
|
||||||
|
str r2, [r0, #0x828]
|
||||||
|
|
||||||
|
ldr r2, =0x51111111
|
||||||
|
str r2, [r0, #0x82c]
|
||||||
|
str r2, [r0, #0x830]
|
||||||
|
str r2, [r0, #0x834]
|
||||||
|
str r2, [r0, #0x838]
|
||||||
|
|
||||||
|
ldr r2, =0x42424244
|
||||||
|
str r2, [r0, #0x848]
|
||||||
|
ldr r2, =0x2E30322E
|
||||||
|
str r2, [r0, #0x850]
|
||||||
|
ldr r2, =0x2492244A
|
||||||
|
str r2, [r0, #0x8c0]
|
||||||
|
ldr r2, =0x20000000
|
||||||
|
str r2, [r0, #0x83c]
|
||||||
|
ldr r2, =0x00000000
|
||||||
|
str r2, [r0, #0x840]
|
||||||
|
ldr r2, =0x00000800
|
||||||
|
str r2, [r0, #0x8b8]
|
||||||
|
|
||||||
|
ldr r2, =0x33374133
|
||||||
|
str r2, [r0, #0x00c]
|
||||||
|
ldr r2, =0x00020024
|
||||||
|
str r2, [r0, #0x004]
|
||||||
|
ldr r2, =0x00100A42
|
||||||
|
str r2, [r0, #0x010]
|
||||||
|
ldr r2, =0x00000093
|
||||||
|
str r2, [r0, #0x014]
|
||||||
|
ldr r2, =0x00001748
|
||||||
|
str r2, [r0, #0x018]
|
||||||
|
ldr r2, =0x0f9f26d2
|
||||||
|
str r2, [r0, #0x02c]
|
||||||
|
ldr r2, =0x0000020e
|
||||||
|
str r2, [r0, #0x030]
|
||||||
|
ldr r2, =0x00190778
|
||||||
|
str r2, [r0, #0x038]
|
||||||
|
ldr r2, =0x00000000
|
||||||
|
str r2, [r0, #0x008]
|
||||||
|
ldr r2, =0x0000004f
|
||||||
|
str r2, [r0, #0x040]
|
||||||
|
ldr r2, =0xc3110000
|
||||||
|
str r2, [r0, #0x000]
|
||||||
|
|
||||||
|
ldr r2, =0x00008010
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x003f8030
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0xff0a8030
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x82018030
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x04028030
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x01038030
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
|
||||||
|
ldr r2, =0x00008018
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x003f8038
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0xff0a8038
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x82018038
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x04028038
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
ldr r2, =0x01038038
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
|
||||||
|
ldr r2, =0x00001800
|
||||||
|
str r2, [r0, #0x020]
|
||||||
|
ldr r2, =0x00000000
|
||||||
|
str r2, [r0, #0x818]
|
||||||
|
ldr r2, =0xa1310003
|
||||||
|
str r2, [r0, #0x800]
|
||||||
|
ldr r2, =0x00025576
|
||||||
|
str r2, [r0, #0x004]
|
||||||
|
ldr r2, =0x00011006
|
||||||
|
str r2, [r0, #0x404]
|
||||||
|
ldr r2, =0x00000000
|
||||||
|
str r2, [r0, #0x01c]
|
||||||
|
|
||||||
|
.endm
|
||||||
|
.macro imx6_clock_gating
|
||||||
|
ldr r0, =CCM_BASE_ADDR
|
||||||
|
ldr r1, =0xffffffff
|
||||||
|
str r1, [r0, #0x068]
|
||||||
|
str r1, [r0, #0x06c]
|
||||||
|
str r1, [r0, #0x070]
|
||||||
|
str r1, [r0, #0x074]
|
||||||
|
str r1, [r0, #0x078]
|
||||||
|
str r1, [r0, #0x07c]
|
||||||
|
str r1, [r0, #0x080]
|
||||||
|
str r1, [r0, #0x084]
|
||||||
|
.endm
|
||||||
|
|
||||||
|
.macro imx6_qos_setting
|
||||||
|
.endm
|
||||||
|
|
||||||
|
.macro imx6_ddr_setting
|
||||||
|
#if defined (CONFIG_LPDDR2_BOARD)
|
||||||
|
imx6sx_19x19_lpddr2_arm2_ddr_setting
|
||||||
|
#else
|
||||||
|
imx6sx_19x19_ddr3_arm2_ddr_setting
|
||||||
|
#endif
|
||||||
|
|
||||||
|
.endm
|
||||||
|
|
||||||
|
/* include the common plugin code here */
|
||||||
|
#include <asm/arch/mx6_plugin.S>
|
||||||
|
|
@ -0,0 +1,23 @@
|
||||||
|
/*
|
||||||
|
* Copyright (C) 2014 Freescale Semiconductor, Inc.
|
||||||
|
*
|
||||||
|
* Configuration settings for the Freescale i.MX6SX 19x19 ARM2 board.
|
||||||
|
*
|
||||||
|
* SPDX-License-Identifier: GPL-2.0+
|
||||||
|
*/
|
||||||
|
|
||||||
|
#ifndef __MX6SX_19X19_ARM2_CONFIG_H
|
||||||
|
#define __MX6SX_19X19_ARM2_CONFIG_H
|
||||||
|
|
||||||
|
#ifdef CONFIG_VIDEO
|
||||||
|
#define CONFIG_VIDEO_GIS
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#include "mx6sx_arm2.h"
|
||||||
|
|
||||||
|
#define CONFIG_SYS_FSL_USDHC_NUM 1
|
||||||
|
#define CONFIG_SYS_MMC_ENV_DEV 0 /* USDHC1 */
|
||||||
|
#define CONFIG_SYS_MMC_ENV_PART 0 /* user area */
|
||||||
|
#define CONFIG_MMCROOT "/dev/mmcblk0p2" /* USDHC1 */
|
||||||
|
|
||||||
|
#endif
|
||||||
Loading…
Reference in New Issue